SK hynix HBF・PIM・SALT-KVの階層構成

SK hynixはHBF、PIM/AiMX、SALT-KVを公開しました。長文脈、高速デコード、KV cache配置を異なるハードウェアとソフトウェア層に割り当てます。量産仕様、サーバー対応、実負荷ベンチマークが商用化の条件です。

AI推論によるメモリー階層の拡張

SK hynixは2026年9月17日、AI Infra Summit 2026でHBF、PIM/AiMX、SALT-KVを中心とする次世代AIメモリー構成を公開しました。会期は9月15～17日、参加者は約6,000人で前年の2倍です。HBF構造モデル、AiMチップ、AiMXカード、AiMX搭載サーバー、エンタープライズSSDを使うSALT-KV実演が展示されました。

学習用途ではHBM帯域が主要指標ですが、推論では長文脈、継続セッション、KV cache増加、リクエスト当たりコストが加わります。全データをHBMに置く構成は高コストであり、SSDへの過度な移動は遅延を増やします。SK hynixの構成は、高帯域フラッシュ、メモリー近傍演算、HBM・DRAM・SSD間のソフトウェア配置に課題を分解しています。

HBMとSSD間を対象とするHBF

HBFはHigh Bandwidth Flashの略で、NANDにTSV積層を適用します。HBMに近い垂直接続構造とフラッシュの大容量性を組み合わせ、HBMとSSDの間に新しい階層を形成する狙いです。媒体、遅延、耐久性、容量、コストが異なるため、HBMの直接代替ではありません。

長文脈推論では、HBMの経済容量を超えるデータを保持しながら、一般的なSSD経路より高い帯域を提供する可能性があります。量産判断には積層構成、インターフェース、コントローラー、熱設計、耐久性、システム対応が必要です。構造モデルは技術方向を示しますが、量産品番、価格、納期を示すものではありません。

データ移動を減らすPIM・AiMX

PIMはメモリー内に演算機能を組み込み、プロセッサーとのデータ移動を減らす技術です。AiMチップ、AiMXカード、搭載サーバーとLLMサービス実演が公開されました。高速デコードのように低遅延と電力効率が重要な負荷を対象とします。

効果はソフトウェア、対応演算、精度、整合性、プラットフォーム統合に依存します。メモリーウォールを緩和できますが、汎用GPUやCPUを置き換えるものではありません。評価にはエンドツーエンド遅延、処理量、消費電力、開発環境、保守性が必要です。

KV cache配置を管理するSALT-KV

SALT-KVはSemantic-Aware Lifecycle Tiering for KV Cacheの略です。KV cacheを文脈単位に分け、再利用価値と保存コストを評価し、HBM、DRAM、SSDへ配置します。静的な容量構成を、負荷に応じて変化するソフトウェア判断へ移します。

低再利用データがSSDへ移る場合、ランダムアクセス、遅延安定性、書込耐久性、QoSがAI推論の主要指標になります。HBMとDRAMは高価値・高再利用データに集中します。実際の部品需要は文脈長、同時実行数、キャッシュ命中率、階層化方針で変化します。

商用化までの確認条件

今回の開示は技術展示であり、量産供給の発表ではありません。HBFの購入可能品番や量産日は示されていません。PIM/AiMXはサーバーとソフトウェアの統合が必要であり、SALT-KVは実際のモデルとSSD構成による検証が必要です。現段階でHBM、NAND、eSSD全体の一律値上げを導く根拠にはなりません。

確認項目はHBF仕様、サンプル出荷、サーバー対応、SALT-KVベンチマーク、クラウド導入です。これらが展示技術から認定BOMへの移行を示します。AIメモリー競争は単一HBMから、DRAM、NAND、eSSD、先端実装、ソフトウェア制御の協調へ拡大しています。

OEM・EMSの評価軸

将来のAIサーバーBOMでは、容量だけでなく遅延、帯域、耐久性、コストで複数階層を定義する可能性があります。OEM認定はコントローラー、ファームウェア、熱挙動、障害復旧を含みます。EMSでは一つの階層の代替がシステム性能を変えるため、追跡可能な部品と認定構成が重要です。

HBF供給はNANDウェハーだけでなく、TSV形成、積層、組立、試験に左右されます。PIMは専用シリコンとカード統合、SALT-KVはeSSDファームウェアと安定したQoSを必要とします。ウェハー能力が十分でも、実装、コントローラー、ソフトウェア認定が遅れればシステム供給は制限されます。